Design & Verification Conference (DVCon) は、電子システムおよび集積回路の設計と検証のための言語、ツール、メソドロジ、標準の適用に関する最高峰のカンファレンスです。

非常に技術的なこのカンファレンスでは、設計と検証の技術の実用的な側面と、最先端プロジェクトにおける標準規格の活用に焦点を当て、参加者が同様の技術を自身の開発フローに採用したり参考にすることで、業界全体として設計や検証技術の改善、成熟が促進されることを目指しています。

DVCon Japan実行委員会では、Accellera標準、IEEE標準の言語やメソドロジ、またはその実践的な適用例、EDAツールを活用したメソドロジなどについて、チュートリアルを募集しています。トピックに関しては以下の分野における投稿を推奨していますが、これに限定されるものではありません。

推奨トピック分野

■ Verification and Validation

• 最新の検証メソドロジやテストベンチ
• 検証プロセス、リグレッションテストやリソースマネジメント
• 複雑なデザインにおけるデバッグや解析手法
• 複数言語を用いた設計と検証
• 組込みシステムにおけるハードウェア／ソフトウェアの協調設計と協調検証

■ Design and Verification Reuse / Automation

• 複数の検証エンジンをまたぐ検証やバリデーションの接続性・整合性
• SoCとIP統合の手法
• AccelleraのPSS (Portable Stimulus Standard)標準の適用
• IPのコンフィギュレーション管理と抽象度
• ESL言語からの高位合成や高位検証
• 仮想プロトタイプ、シミュレーション、エミュレーション、FPGAプロトタイプ間の接続性、一貫性、整合性

■ Machine Learning and Big Data

• 機械学習による検証・実装プロセスの最適化とその自動化
• カバレッジ指標とビッグデータ解析
• パフォーマンスのモデリングおよび統計解析

■ Low-Power Design and Verification

• 低消費電力設計とその検証
• クロックドメイン・クロッシングの検証
• 消費電力のモデリング、見積もりと消費電力管理

■ Safety-Critical / Security-Critical Design and Verification

• DO-254遵守と検証
• ISO 26262における設計と検証のチャレンジ
• 医療機器や工業機器における検証のチャレンジ
• 要件駆動型 (Requiremenets-Driven) の検証メソドロジ
• IPの知的財産保護とセキュリティ保全

■ Mixed-Signal Design and Verification

• ミクストシグナルの設計と検証テクニック
• 実数 (Real Number) モデリングのアプローチ
• ミクストシグナルへのUVM拡張と適用

応募ガイドライン

DVCon Japanでは、論文の投稿に伴う準備のための多大な労力と時間を削減するために、下記のプロセスを採用しています。

• 応募にあたっては200字程度のアブストラクトとプレゼンテーションのドラフト版で応募してください
• EDAツールを活用したメソドロジやフローについては、ツール固有のコマンドやメニューなどの解説ではなく、機能とその活用のポイントが学べるよう工夫してください
• チュートリアルのプレゼンテーションでは他の地域におけるDVConと同様に企業ロゴなどはタイトルスライドにのみ入れることができます
• プレゼンテーション資料は用意されているテンプレートを使用してください
• 講演は日本語の場合でもプレゼンテーション資料はなるべく英語でご準備ください

今後のタイムライン

みなさまからの積極的な応募をお待ちしています。ご応募される場合は本サイトにある「Contact Us」からご応募の意思をお知らせください。

チュートリアル テンプレート

チュートリアルのプレゼンテーションを作成する際には、以下のテンプレートをご使用ください。

• チュートリアル用の日本語テンプレートをこちらからダウンロード
• チュートリアル用の英語テンプレートをこちらからダウンロード

なおご講演は日本語の場合でも、プレゼンテーション資料はなるべく英語でご準備いただけますよう、お願いいたします。